► 文 | 观察者网心智观察所

从“极致微缩”转向“极速响应”，韬定中国半导体首次向世界输出底层技术规则。律次料距离初版论文发布仅39天，韬定备受瞩目的律次料“韬定律”2.0版本正式亮相。

范式转移：从拼尺寸到抢时间

2026年5月，韬定华为半导体业务负责人何庭波在国际电路与系统研讨会上宣告：摩尔定律时代正在落幕，律次料一个以“时间”为核心标尺的韬定新纪元已然开启。相关研究成果于5月25日发表于ChinaXiv平台。律次料

她将该新法则命名为“韬（τ）定律”。韬定在电路理论中，律次料τ（Tau）代表时间常数（电阻×电容），韬定其数值越小，律次料电路响应速度越快。韬定

过去六十年，律次料芯片行业遵循“几何缩微”路径，韬定即通过缩小晶体管尺寸来提升性能，从而维持摩尔定律的迭代节奏。然而，这一路径正逼近物理极限：
1. 量子隧穿效应划定了尺寸红线；
2. 边际效应递减：7nm之后，单纯缩小尺寸带来的性能增益微乎其微；
3. 成本失控：掩模成本飙升，EUV光刻设备折旧惊人，2nm节点单颗芯片设计预算突破10亿美元，单晶体管成本不降反升。

何庭波在论文中直言：“行业契约已不再成立。”

韬定律的核心逻辑：不再死磕“做得小”，而是追求“跑得快”。
* 比喻：传统路径如同不断收窄马路以容纳更多车辆，导致拥堵；韬定律则如同修建立交桥与隧道，实现分层通行，既快又节能。
* 定义：将电子系统的时间延迟τ拆解为四层，旨在压缩每一层的“等待时间”：
1. 晶体管层（皮秒级）：开关速度；
2. 电路层（纳秒级）：信号传输速度；
3. 芯片层（微秒级）：计算与内存访问耗时；
4. 系统层（毫秒至秒级）：数据中心内芯片间、机柜间的数据“通勤”时间。

“芯片性能提升的本质，从来不是晶体管变小，而是数据跑得更快。”何庭波指出。

三大技术支柱：如何压缩时间？

为实现这一目标，华为提出了三项关键技术突破：

1. LogicFolding（逻辑折叠）：从二维到三维

传统芯片电路呈平面分布，逻辑折叠通过混合键合技术将电路像折纸一样“叠”起，实现从2D到3D的转变。
* 机制：关键路径上的逻辑门被分配至上下两层，通过超细间距连接。信号不再绕行，而是垂直传输，大幅缩短路径与延迟。
* 齿轮比（Gear Ratio）：定义混合键合间距与顶层金属间距的比值。当该比值趋近于1时，两层结构融合为“同一芯片的两张面孔”，信号穿梭无阻力。
* 突破：麒麟2026的混合键合间距达到1.5微米，成功跨越此阈值。

2. Unified Bus（统一总线）：消除协议摩擦

在AI数据中心，芯片间通信需经过PCIe、以太网等多层协议“翻译”，产生排队与缓冲延迟。
* 创新：统一总线合并所有协议，数据无需反复握手。
* 效果：远程访问延迟从几十微秒降至约100纳秒，速度提升近500倍。

3. Hi-ONE（近封装光引擎）：光电转换

针对电信号传输距离短、速度慢的瓶颈，Hi-ONE利用光信号替代电信号。
* 性能：单模块带宽达8Tb/s，传输距离从不足1米延伸至100米。
* 意义：为AI集群构建“数据高速公路”。

长期目标：至2035年，AI硬件集成度增长100倍以上。

39天迭代：从思想框架到量产实证

从5月25日初版发布到7月3日2.0版本升级，华为仅用39天完成了从理论到实证的闭环。2.0版本在以下五个维度进行了深度强化：

1. 数据更硬核

• 能效定义：将初版模糊的“能效提升41%”精确表述为“同等性能下功耗降低41%”，便于同行验证。
• 测试环境：明确频率提升数据基于室温及1.1V供电条件。

2. 理论更深层

• 优化范式升级：提出当“齿轮比”足够低时，三维设计可从“按功能块分层”粗放模式，升级为“按单个逻辑门”全局最优的精细模式。
• 方案抉择论证：公开解释为何放弃“顺序3D集成”（面临热预算瓶颈，下层芯片易被反复烘烤受损），而选择“晶圆对晶圆混合键合”（无热预算困扰，最成熟可量产）。这种公开思辨将文章从观点推销转化为严谨学术论证。

3. 决策更量化

• 数学判据：引入不等式——增加堆叠层的收益 > 垂直互连带来的时间代价。为“何时堆叠”提供了量化标准，摒弃经验主义。

4. 证据更直观

• 可视化增强：新增6张关键图表，包括τ分层时空模型、逻辑折叠原理、键合界面电镜截面、统一总线架构及光引擎实物图。实现从“文字描述”到“视觉实证”的转变。

5. 视野更长远

• 路线图延伸：规划期从2029年延伸至2031年，目标晶体管密度突破400亿颗/mm²，CPU频率冲击5GHz。
• 开放态度：参考文献从6篇增至32篇，大量引用台积电、英特尔、AMD等竞争对手成果，表明这是站在全球同行肩膀上的系统性整合，并呼吁产业共同解决EDA工具链、散热等配套问题。

麒麟2026：首颗“韬芯片”实测数据

2.0版本首次公开了量产芯片麒麟2026的实测数据，与同制程、同工厂生产的上一代麒麟9030 Pro进行对比。唯一变量为麒麟2026采用的逻辑折叠技术。

核心性能指标（室温/1.1V环境下）：

关键洞察：
* 55%的晶体管密度提升，在传统制程迭代中通常需要三年时间。
* 华为未启用新光刻工艺，纯粹依靠三维架构重构实现性能阶跃。
* 何庭波坦言，当前方案仍属“保守”，仅折叠部分关键路径，尚未覆盖整颗芯片。这并非逻辑折叠的“完全体”，而是重要里程碑。

预计今年秋季，搭载麒麟2026的新机将正式亮相，何庭波称之为“第一个完整的韬芯片”。

韬定律2.0的行业意义

1. 规则输出：从追随到定义

过去六十年，芯片行业规则由西方主导（摩尔定律、登纳德缩放）。韬定律是全球首个由中国企业提出的半导体产业演进底层规律，标志着中国半导体从“追赶模仿”转向“定义赛道”。

2. 路径证明：摆脱EUV依赖

华为证实，即使缺乏最先进光刻机（EUV），通过架构创新、三维堆叠、系统优化，同样可实现性能跃升。这为所有受限于先进制程的国家与企业提供了新的技术范式与巨大鼓舞。

3. 产业协同：从单点突破到生态共建

论文大量引用竞争对手成果，表明该理论基于行业既有探索。何庭波指出，EDA工具链、跨晶圆工艺偏差、散热等难题需全产业链共同参与，标志着华为愿意开放路径，推动行业共同演进。

4. 破解AI算力瓶颈：N²-vs-N困境

传统2.5D封装面临“计算能力随面积（N²）增长，但存储带宽/供电受限于边缘（N）”的困境。3D折叠将存储、供电、光互联从边缘移至垂直面，使其也按N²速度增长，彻底释放AI芯片算力天花板。

结语

从5月到7月，39天内，τ从会场概念变为论文公式，再化为芯片实测数据，最终指向行业新方向。

何庭波在论文结尾写道：“前方的路充满挑战，但方向是明确的。”

这句话摒弃豪言壮语，传递出朴素而坚韧的信念：路虽难行，但方向已定。秋季，首颗“韬芯片”将交付消费者，τ定律将从纸面公式转化为每个人口袋里的真实体验。

从“做得小”到“跑得快”，中国半导体正走出属于自己的道路。
而这条路的名字，叫τ。

参考文献
A time scaling theory for multi-layer electronic systems DOI:10.12074/202605.00224

来源| 心智观察所